FPGA(Field Programmable Gate Array) 설계는 점차 복잡성이 증가하고 있으며, 레지스터 정의, 인터페이스 구성, 검증 및 테스트까지 포함한 전체 개발 주기의 효율화가 주요 과제로 떠오르고 있다. 특히 다수의 이기종 도구 체인과의 연동 문제, 검증 자산 부족, 수작업 의존도는 개발 속도를 늦추는 요소로 지적되고 있다.

자동화 SW 및 비즈니스 솔루션 기업 아그니시스(Agnisys)가 FPGA 설계, 검증 및 구현을 간소화하도록 구축된 신제품 ‘IDS-FPGA’를 출시했다.

이 솔루션은 FPGA 워크플로에 맞춰 특별히 제작된 포괄적이고 사용자 친화적인 솔루션으로, 아그니시스의 10년 이상의 레지스터 설계 및 시스템 통합 전문 지식을 활용한다.

통합 설계로 FPGA 개발 간극 해소

IDS-FPGA는 아그니시스의 그래픽 디자인 인터페이스 ‘IDesignSpec(IDS)’ 제품군의 확장으로, 선도적인 FPGA 설계 환경과 통합되어 설계자가 고품질의 양산 가능한 FPGA 설계를 신속하게 개발할 수 있도록 돕는다. GUI 기반 도구 또는 명령줄 인터페이스를 통해 유연한 설계 접근이 가능하다.

설계자는 IDS-FPGA를 통해 레지스터 맵과 시퀀스를 정의할 수 있으며, 이를 바탕으로 RAL(Register Abstraction Layer) 모델, 펌웨어 헤더, 프로그래밍 가능한 시퀀스, 문서화된 RTL 코드, 그리고 UVM 기반 테스트벤치까지 단일 소스에서 자동으로 생성할 수 있다. 이는 설계와 검증의 일관성을 높이고 반복 작업을 최소화한다.

IDS-FPGA의 주요 기술 구성

IDS-FPGA는 다양한 자동화 및 통합 기능을 포함하고 있다.

첫째, FPGA 도구 통합 기능은 Xilinx Vivado, Intel Quartus Prime과 같은 주요 FPGA 툴체인 및 장치 제품군과의 연동을 지원한다. 설계자는 워드, 엑셀, 시스템RDL(SystemRDL), IP-XACT, RALF, CSV 등 선호하는 형식으로 사양을 정의하고 모든 출력을 자동 생성할 수 있어 수작업 코딩을 최소화하고 오류를 줄인다. 이를 통해 개발 시간을 절반으로 단축하고 일관성과 품질을 보장한다.

둘째, 자동화된 IP 패키징 기능은 RTL 생성 후 표준 버스 인터페이스와 배관 구성 요소를 자동으로 삽입한다. 개발자는 이를 통해 설계 일관성과 모듈화를 확보할 수 있다. 해당 구성은 IP 재사용성과 유지보수 효율성 측면에서도 효과적이다. AXI5-Lite, AXI4-Full, AHB-Lite, APB, 타일링크(TileLink), 아발론(Avalon), 위시본(Wishbone)과 같은 업계 표준 버스 인터페이스를 지원한다.

셋째, UVM 및 C 기반 검증 환경 생성 기능은 UVM 프레임워크와 연동되는 테스트 환경과 코드를 자동 생성한다. 이를 통해 검증 엔지니어는 코드 작성 없이 즉시 시뮬레이션과 테스트를 실행할 수 있다. 사양과 검증이 일치하도록 설계된 점이 특징이다. 과 호환되며,

넷째, GUI 기반 사용자 정의 테스트 시퀀스 기능은 검증 환경과 대상 보드 상에서 실행되는 시퀀스를 시각적으로 설계하고 배포할 수 있도록 지원한다. 사용자 정의된 테스트 케이스와 시나리오는 재현성 높은 설계를 가능하게 한다.

아그니시스는 ISO 인증을 받은 IDS 솔루션 스위트를 통해 IP(Intellectual Property) 및 SoC(System-on-a-Chip) 프로젝트를 위한 레지스터, 시퀀스 및 연결성을 캡처하고 중앙 집중화하는 ‘GES(Golden Executable Specification)’ 개념을 활용해 설계, 검증 및 유효성 검사 문제를 해결하고 있다.

아그니시스의 CEO 아누팜 박시(Anupam Bakshi)는 “FPGA는 매우 복잡해지고 있으며, IDS-FPGA는 FPGA 개발 공간에서 중요한 격차를 메운다.”라며, “이는 사양을 구현으로 이끌어 설계 주기를 대폭 단축하고 개발자가 빠르게 연구실을 벗어나 시장에 진출할 수 있도록 돕는다.”라고 전했다.