산업계가 고성능 반도체 설계와 SoC(System-on-Chip) 개발에 집중하면서 설계 복잡도는 기하급수적으로 증가하고 있다. 수십억 개의 게이트와 수억 줄의 소프트웨어 코드가 포함된 현대적 칩 설계는 기존 검증 방식의 한계를 드러내고 있으며, 이에 따른 검증 및 시뮬레이션 시간 단축과 디버그 생산성 향상이 절실하다.

특히 AI 및 클라우드 기술 확산으로 빠른 개발 주기가 요구되는 상황에서 하드웨어 지원 검증(HAV) 기술이 중요한 해결책으로 떠오르고 있다.

글로벌 IT 기업 시높시스가 차세대 반도체 설계와 혁신을 위한 HAV 포트폴리오를 확장했다고 밝혔다. 이번에 새로 확장된 포트폴리오에는 AMD VP1902 적응형 SoC를 사용하는 HAPS-200 프로토타이핑 및 ZeBu-200 에뮬레이션 플랫폼이 추가됐다.

이 플랫폼은 에뮬레이션과 프로토타입 작업을 단일 플랫폼에서 지원하며, 고객의 설계 요구에 맞춘 최적의 성능과 확장성을 제공하는 검증 솔루션인 시놉시스 EP-레디(EP-Ready) 하드웨어를 기반으로 구축되어 향상된 런타임 성능, 컴파일 시간 및 향상된 디버깅 성능을 제공한다.

플랫폼에 탑재된 ZeBu 서버 5는 SoC 및 멀티 다이 설계의 증가하는 하드웨어 및 소프트웨어 복잡성을 해결하기 위해 600억 개 게이트(BG) 이상의 확장을 제공하도록 업데이트됐다.

프로토타이핑 시스템 HAPS-200은 HAPS-100보다 4배 향상된 디버깅 속도로 빠른 컴파일을 제공한다. 기존 HAPS-100 에코시스템을 활용하며 단일 FPGA에서 최대 10.8 BG 용량의 멀티 랙 설정까지 확장이 가능한 혼합 HAPS-200/100 시스템 설정을 지원한다.

에뮬레이션 시스템 ZeBu-200은 설계 용량을 최대 15.4 BG까지 확장하는 동시에 이전 세대 ZeBu EP2에 비해 최대 2배 높은 런타임 성능과 더 빠른 컴파일 시간을 제공한다. 모듈당 200GB의 디버그 추적 메모리와 향상된 작업 스케줄링 및 재배치를 제공하는 최대 8배 넓은 디버그 대역폭을 특징으로 한다.

HAPS-200 및 ZeBu-200 시스템은 고객의 ROI를 최적화하고 필요한 에뮬레이션과 프로토타이핑 하드웨어의 균형을 미리 결정할 필요성을 없애기 위해 EP-레디 하드웨어 플랫폼을 기반으로 구축됐다. EP-레디 하드웨어 플랫폼은 직접적이고 확장할 수 있는 연결을 위한 케이블과 허브를 지원한다. 사용자는 트랜잭터와 속도 어댑터를 통해 주요 인터페이스 프로토콜을 위한 솔루션 포트폴리오를 활용할 수 있다.

한편, HAPS 프로토타이핑을 이미 사용 중인 고객은 ‘모듈러(Modular) HAV(Hardware-Assisted Verification, 하드웨어 지원 검증)’를 ZeBu 서버 5로 확장해 60 BG 이상으로 늘릴 수 있다. 이를 통해 증가하는 에뮬레이션 용량 요구를 충족하고, 컴파일 시간과 컴퓨팅 리소스를 줄여 멀티 다이 설계를 위한 에뮬레이션이 가능하다. 이때, 모듈러 HAV는 시높시스의 검증된 인터페이스 IP 포트폴리오를 활용하는 인터페이스 프로토콜 솔루션을 사용한다.

시높시스의 최고 제품 관리 책임자 라비 수브라마니안(Ravi Subramanian)은 “AMD와의 파트너십을 통해 구축된 새로운 시스템은 향상된 HAV 성능을 제공하는 동시에 프로토타이핑과 에뮬레이션 사용 간의 유연성을 제공한다.”라며 “업계 선두 기업들은 실리콘에서 시스템 검증 및 검증을 위해 우리의 EP-Ready 하드웨어 플랫폼을 채택하고 있다.”라고 전했다.