AI 기술의 발전은 더 크고 복잡한 모델 학습을 요구하면서, 연산 성능뿐 아니라 에너지 효율성 확보가 새로운 기술 과제로 대두되고 있다. 특히 GPU 기반 인프라는 뛰어난 병렬 연산 능력에도 불구하고 높은 에너지 소비와 발열, 확장 한계 등의 문제가 지속적으로 제기되고 있다. 이에 따라 고성능 연산을 가능하게 하면서도 에너지 소모를 최소화할 수 있는 차세대 AI 가속기 구조에 대한 연구가 활발히 진행되고 있다.

IEEE 광자학회는 뉴저지 피스카타웨이에서 실리콘 포토닉스(Silicon Photonics) 기반 광자 집적 회로(PIC: Photonic Integrated Circuit)를 활용한 AI 가속기 연구 결과를 발표했다.

이 연구는 실리콘 기반 회로에 III-V 화합물 반도체를 이종 집적해 새로운 광자 하드웨어 플랫폼을 구성하였으며, 기존 GPU 아키텍처 대비 높은 에너지 효율과 확장성을 달성했다. 해당 논문은 IEEE ‘Journal of Selected Topics in Quantum Electronics’에 게재되었으며, 휴렛팩커드 랩(Hewlett Packard Labs)의 바셈 토순(Bassem T. Tourson) 박사가 주도했다.

광 신경망 기반 AI 연산...빛의 속도로 동작하며 에너지 손실 최소화

기존 AI 연산은 전자 기반 분산 신경망(DNN)에 의존하지만, 이 연구는 광 신호를 기반으로 연산하는 광 신경망(ONN: Optical Neural Network)을 도입하였다. ONN은 전기 신호 대신 빛을 이용해 뉴런 간 연결과 가중치 연산을 수행해 연산 지연(Latency)과 에너지 손실을 획기적으로 줄인다. 특히, 광 신호는 저항에 의한 전력 소모가 없고 고속으로 전달되어 대규모 연산에 유리하다. 이를 통해 AI 연산 시 에너지 효율을 극대화하고, 처리 속도를 비약적으로 향상시킬 수 있다.

토순 박사는 “실리콘 포토닉스는 CMOS 공정 호환성으로 제조가 용이하지만, 대규모 집적에 기술적 제약이 있었다. 우리는 III-V 화합물 반도체를 실리콘 회로에 이종 집적함으로써 광 손실을 줄이고 회로 밀도를 높였다.”라고 밝혔다.

다층 이종 집적 공정...고집적·고성능 광자 칩 구현

해당 광자 플랫폼은 실리콘-온-인슐레이터(SOI) 구조의 400nm 두께 실리콘층을 기반으로 리소그래피 및 건식 에칭 공정을 수행하였다. 이어 금속 산화물 반도체 커패시터(MOSCAP) 소자와 애벌랜치 포토다이오드(APD)를 구현하기 위한 도핑 공정이 진행되었다. 이때 APD는 실리콘과 게르마늄을 선택적으로 성장시켜 흡수층, 전하층, 증배층으로 구분되며 고속 광신호 감지 기능을 수행한다.

이후, 인듐포스파이드(InP), 갈륨비소(GaAs) 등 III-V 화합물 반도체를 다이-웨이퍼 본딩 기술로 실리콘 위에 집적하였다. 이는 광 소자의 능동 영역(레이저, 증폭기)과 수동 회로를 단일 칩 내에 통합하기 위한 핵심 기술로, 기존 광자 칩의 확장성 문제를 해결하는 데 중점을 두었다. 여기에 얇은 알루미늄 산화물(Al₂O₃) 또는 하프늄 산화물(HfO₂) 기반 게이트 산화막을 적용해 소자 안정성과 효율을 향상시켰으며, 마지막으로 고온 캡슐화 공정을 통해 열 안정성을 확보하였다.

차세대 데이터센터와 고성능 AI 연산 환경 대응 기대

연구진은 이 플랫폼을 통해 레이저, 광 증폭기, 광 변조기, 고속 검출기, 비휘발성 위상 변환기 등 다양한 광자 소자를 단일 웨이퍼 수준에서 통합할 수 있다고 밝혔다. 이러한 통합 설계는 향후 AI 중심 데이터센터에서 요구되는 고밀도 연산 및 초저전력 환경 구현에 핵심이 될 것으로 예상된다.

이 연구는 전력 효율과 연산 성능의 이중 과제를 해결할 수 있는 실질적인 하드웨어 대안으로서, AI 가속기 기술의 지속 가능성을 확보하는 데 기여할 것으로 평가된다. 연구팀은 “이 플랫폼은 단순한 성능 개선을 넘어, 차세대 AI 인프라의 기반을 형성할 수 있는 광자 기술의 이정표가 될 것”이라고 강조했다.